DDR內(nèi)存的典型使用方式有兩種： 一種是在嵌入式系統(tǒng)中直接使用DDR顆粒，另一 種是做成DIMM條(Dual In - line Memory Module,雙列直插內(nèi)存模塊，主要用于服務(wù)器和 PC)或SO - DIMM(Small Outline DIMM,小尺寸雙列直插內(nèi)存，主要用于筆記本) 的形式插  在主板上使用。

在服務(wù)器領(lǐng)域，使用的內(nèi)存條主要有UDIMM、RDIMM、LRDIMM等。UDIMM(UnbufferedDIMM,非緩沖雙列直插內(nèi)存)沒有額外驅(qū)動(dòng)電路，延時(shí)較小，但數(shù)據(jù)從CPU傳到每個(gè)內(nèi)存顆粒時(shí)，UDIMM需要保證CPU到每個(gè)內(nèi)存顆粒之間的傳輸距離相等，設(shè)計(jì)難度較大，因此UDIMM在容量和頻率上都較低，通常應(yīng)用在性能/容量要求不高的場(chǎng)合。 DDR4 總線物理層仿真測(cè)試和協(xié)議層的測(cè)試方案；重慶DDR一致性測(cè)試聯(lián)系方式

DDR 規(guī)范的 DC 和 AC 特性

對(duì)于任何一種接口規(guī)范的設(shè)計(jì)，首先要搞清楚系統(tǒng)中傳輸?shù)氖鞘裁礃拥男盘?hào)，也就是驅(qū)動(dòng)器能發(fā)出什么樣的信號(hào)，接收器能接受和判別什么樣的信號(hào)，用術(shù)語講，就是信號(hào)的DC和AC特性要求。

在DDR規(guī)范文件JEDEC79R的第51頁[TABLE6:ELECTRICALCHARACTERISTICSANDDCOPERATINGCONDITIONS]中對(duì)DDR的DC有明確要求:VCC=+2.5V+0.2V，Vref=+1.25V±0.05V，VTT=Vref±0.04V.

在我們的實(shí)際設(shè)計(jì)中，除了要精確設(shè)計(jì)供電電源模塊之外，還需要對(duì)整個(gè)電源系統(tǒng)進(jìn)行PI仿真，而這是高速系統(tǒng)設(shè)計(jì)中另一個(gè)需要考慮的問題，在這里我們先不討論它，暫時(shí)認(rèn)為系統(tǒng)能夠提供穩(wěn)定的供電電源。

除DC特性外，我們還應(yīng)該注意規(guī)范中提到的AC特性，所謂AC特性，就是信號(hào)在高速利轉(zhuǎn)狀態(tài)下所表現(xiàn)出的動(dòng)態(tài)變化特性。DDR規(guī)范中第60頁，對(duì)外于云態(tài)變化的地址信號(hào)、控制信號(hào)及數(shù)據(jù)信號(hào)分別給出了交流特性的要求。為方便讀者，現(xiàn)把規(guī)范中對(duì)干信號(hào)交流特性的要求復(fù)制到這里，作為高速系統(tǒng)設(shè)計(jì)的一部分，要確保在我們的系統(tǒng)中，所有處于高速工作狀態(tài)下的DDR信號(hào)要符合這個(gè)AC特性規(guī)范。 重慶DDR一致性測(cè)試價(jià)格多少DDR2 和 LPDDR2 電氣一致性測(cè)試應(yīng)用軟件。

RDIMM(RegisteredDIMM,寄存器式雙列直插內(nèi)存)有額外的RCD(寄存器時(shí)鐘驅(qū)動(dòng)器，用來緩存來自內(nèi)存控制器的地址/命令/控制信號(hào)等)用于改善信號(hào)質(zhì)量，但額外寄存器的引入使得其延時(shí)和功耗較大。LRDIMM(LoadReducedDIMM,減載式雙列直插內(nèi)存)有額外的MB(內(nèi)存緩沖，緩沖來自內(nèi)存控制器的地址/命令/控制等),在技術(shù)實(shí)現(xiàn)上并未使用復(fù)雜寄存器，只是通過簡(jiǎn)單緩沖降低內(nèi)存總線負(fù)載。RDIMM和LRDIMM通常應(yīng)用在高性能、大容量的計(jì)算系統(tǒng)中。

綜上可見，DDR內(nèi)存的發(fā)展趨勢(shì)是速率更高、封裝更密、工作電壓更低、信號(hào)調(diào)理技術(shù) 更復(fù)雜，這些都對(duì)設(shè)計(jì)和測(cè)試提出了更高的要求。為了從仿真、測(cè)試到功能測(cè)試階段保證DDR信號(hào)的波形質(zhì)量和時(shí)序裕量，需要更復(fù)雜、更的仿真、測(cè)試和分析工具。

DDR5的接收端容限測(cè)試

前面我們?cè)诮榻BUSB3 . 0、PCIe等高速串行總線的測(cè)試時(shí)提到過很多高速的串行總線 由于接收端放置有均衡器，因此需要進(jìn)行接收容限的測(cè)試以驗(yàn)證接收均衡器和CDR在惡劣 信 號(hào) 下 的 表 現(xiàn) 。 對(duì) 于 D D R 來 說 ， D D R 4 及 之 前 的 總 線 接 收 端 還 相 對(duì) 比 較 簡(jiǎn) 單 ， 只 是 做 一 些 匹配、時(shí)延、閾值的調(diào)整。但到了DDR5時(shí)代(圖5 . 19),由于信號(hào)速率更高，因此接收端也 開 始 采 用 很 多 高 速 串 行 總 線 中 使 用 的 可 變 增 益 調(diào) 整 以 及 均 衡 器 技 術(shù) ， 這 也 使 得 D D R 5 測(cè) 試 中必須關(guān)注接收均衡器的影響，這是之前的DDR測(cè)試中不曾涉及的。 DDR3和 DDR4設(shè)計(jì)分成幾個(gè)方面：仿真、有源信號(hào)驗(yàn)證和功能測(cè)試。用于電氣物理層、協(xié)議層和功能測(cè)試解決方案。

每個(gè)DDR芯片獨(dú)享DOS，DM信號(hào);四片DDR芯片共享RAS#，CAS#，CS#，WE#控制信號(hào)。

DDR工作頻率為133MHz。

DDR 控制器選用Xilinx公司的 FPGA，型號(hào)為XC2VP30 6FF1152C

得到這個(gè)設(shè)計(jì)需求之后，我們首先要進(jìn)行器件選型，然后根據(jù)所選的器件，準(zhǔn)備相關(guān)的設(shè)計(jì)資料。一般來講，對(duì)于經(jīng)過選型的器件，為了使用這個(gè)器件進(jìn)行相關(guān)設(shè)計(jì)，需要有如下資料。

器件數(shù)據(jù)手冊(cè)Datasheet:這個(gè)是必須要有的。如果沒有器件手冊(cè)，是沒有辦法進(jìn)行設(shè)計(jì)的(一般經(jīng)過選型的器件，設(shè)計(jì)工程師一定會(huì)有數(shù)據(jù)手冊(cè))。 DDR5 接收機(jī)一致性和表征測(cè)試應(yīng)用軟件。重慶DDR一致性測(cè)試聯(lián)系方式

DDR地址、命令總線的一致性測(cè)試。重慶DDR一致性測(cè)試聯(lián)系方式

DDR系統(tǒng)設(shè)計(jì)過程，以及將實(shí)際的設(shè)計(jì)需求和DDR規(guī)范中的主要性能指標(biāo)相結(jié)合，我們以一個(gè)實(shí)際的設(shè)計(jì)分析實(shí)例來說明，如何在一個(gè)DDR系統(tǒng)設(shè)計(jì)中，解讀并使用DDR規(guī)范中的參數(shù)，應(yīng)用到實(shí)際的系統(tǒng)設(shè)計(jì)中。某項(xiàng)目中，對(duì)DDR系統(tǒng)的功能模塊細(xì)化框圖。在這個(gè)系統(tǒng)中，對(duì)DDR的設(shè)計(jì)需求如下。

整個(gè)DDR功能模塊由四個(gè)512MB的DDR芯片組成，選用Micron的DDR存諸芯片MT46V64M8BN-75。每個(gè)DDR芯片是8位數(shù)據(jù)寬度，構(gòu)成32位寬的2GBDDR存諸單元，地址空間為Add<13..0>，分四個(gè)Bank，尋址信號(hào)為BA<1..0>。 重慶DDR一致性測(cè)試聯(lián)系方式